Scheture

Scheture 프로젝트는 우리의 회로도 캡처 패키지입니다. 이 패키지는 다른 안정적 이군 소프트의 모든 제품과 동일한 데이터베이스 꼭대기에 내장되어 있습니다. 회로도 편집기 등을 반복 한 경우, bus'ed 핀 및 전선, 매개 변수 전달을 처리
Scheture의 최신 생산 버전은 최신 업데이트 및 버그 수정을 얻기 위해 이전 버전을 사용하는 경우 다운로드하십시오, 3.3.1입니다.
아마도 가장 큰 특징 중 하나는 향신료 또는 Verilog와 같은 네트리스트 형식 중에서 개략도 (및 기호)가 생성 scheture의 능력이다. 30 일 테스트 드라이브를 가지고 당신을 위해 맞다면 참조하십시오. 우리의 30 일 무료 평가에 대한 자세한 내용은 가격 페이지를 참조하십시오

이 특징 : 있습니다.

모든 개체 색상과 글꼴의 사용자 제어 할 수 있습니다.
위치, 크기, 글꼴, 문자의 속성 디스플레이의 색상 제어.
심볼의 특정 위치는 속성 표시 위치, 크기, 글꼴 또는 색상을 오버라이드 (override) 할 수 있습니다.
특정 회로도 가능한 이름으로 상징 핀의 암시 적 연결.
여기 회로도에서, 대부분 연결이 이런 유형의 연결로 만들어집니다 있습니다. 벌크에 명시 적으로 연결이 그려지지 않고, 모든 연결되지 않은 벌크는이 회로도에 이름으로 연결됩니다.
심볼의 암시 글로벌 연결이 가능한 핀.
심볼 속성은 (IE netlister 무시) 디스플레이를 설정할 수 있습니다.
심볼 생성기.
계층 구조를 통해 인터넷 추적.
속성 값 & quot; 푸시 & quot; 아래로 사용할 수있는 속성의 상황에 맞는 디스플레이 너무.
추출기.
계층을 Verilog 아웃.
계층 향신료 아웃.
계층 밖으로 분쇄. (돌고래의 SMASH 혼합 모드 시뮬레이터 용).
넷리스트에서 개략적를 구축하는 개략적 인 발전기에 넷리스트.
nor3 및 가산기의 샘플. 이 두 회로도 향신료 넷리스트에서 완전히 자동으로 건설되었다. 참고를 Verilog는 자동 크로스 프로빙 또는 HDL의 시각화를 생성 할 수 있습니다.
기생 순 개략적 발생기는 추출 된 순의 R / C 네트워크를 시각화합니다.
멘토의 RVE 제품과 인터페이스. 레이아웃 및 개략적 인 사이 크로스 프로브.
인터페이스는 소스 파형 뷰어 GWave를 엽니 다.
향신료 서브 회로 및 Verilog에 프리미티브에 사용할 사용자 지정 포트 순서.
명령을 플로팅 및 포함하면 라이브러리에있는 모든 설계도를 그릴 수 있습니다.
제공되는 문자의 샘플 라이브러리.
구입 후 무료 업그레이드

이 릴리스의 새로운 기능입니다 개략적 인 회로도 계층, 또는 전체 라이브러리에 대한 PDF 파일의

이 세대. 심볼의 회로도가 동일한 PDF에 포함되어있는 경우, 다음 기호 게재 위치는 쉽게 탐색을위한 파일 내에서 회로도에 연결되어 있습니다. 간단한 예.
핫 키 누름을 통해 개시 명령은 키 누름의 위치에서 필요한 경우 자신의 첫 번째 점을 입력 할 수 있도록 새로운 키포인트 모드가 추가되었다.
참조 라이브러리는 심볼 라이브러리 쉽게 이동 될 수있게 TCL 표현 될 수있다.
넷리스트에서 개략적 인 세대의 새로운 ECL 트랜지스터 사금 알고리즘.

이 버전 3.3.7의 새로운 기능 :

이 릴리스는 화면에 직접 와이어, 핀 및 심볼 이름을 업데이트하는 빠른 형태가없는 명령을 추가합니다.
새로운 명령은 너무 / L W 심볼로 파라미터 값을 수정할 수있다.
새로운 명령을 호출 한 후, 단순히 이름이나 매개 변수 값을 클릭합니다.
커서가 창에 표시됩니다, 당신은 입력을 시작할 수 있습니다.
이러한 화살표로 키 화면에 표시되는 커서를 이동 삭제합니다.
이것은 간단하고이 값을 변경하려면 기존 양식 기반 인터페이스보다 사용하기 더 빠르다.