돌고래 스매쉬는 PCB 및 IC 설계를위한 무료 혼합 신호 및 다중 언어 시뮬레이터입니다. 그것은 DFM 의식 디자이너 회로 약점을 파악하고 가상 테스트 벤치에서 결함을 검출하기 위해, 혼합 신호 감도 분석 및 코드 커버리지에 대한 기능을 확장
이 릴리스의 새로운 기능입니다.
이 버전은 포트의 중요한 수의 큰 Verilog와 파일의 로딩 런타임을 향상시키고 사소한 수정의 번호와 함께 모델 또는 하위 회로 이름에 별칭을 할당 할 .malias 지시문의 서포트를 구현하고 있습니다.
<이 / P>는 <가 p>이 버전이 혼합 된 매크로 모델 SPICE 넷리스트에서 행동 모델의 인스턴스 (HDL / HDL-AMS)에 큰 개선을 구현, 더 나은 :이
이 버전 5.19.0의 새로운 기능 멀티 스레딩 기능은 아날로그 디자인의 과도 시뮬레이션 속도를 증가시키기 위해, 몬테 카를로와 스윕 로직 설계, 위상 및 크기보기와 도메인 착색 뷰어에 분석, .MODEL 용의 Verilog-A 파운드리 모델, .NRT 동등한 파형 사이에 확인하기 위해, 그리고 능력은 모든 출력 파일을 리디렉션 디렉토리를 정의 할 수 있습니다.
이 5.18.0 버전의 새로운 기능 :
이 버전은 향상된 주요 기능을 구현하는 폴 / 제로 위치, 극 .PZ 지침 /의 첫 번째 근사 착색 된 도메인 중 제로 분석, 논리 설계 OUPUT 및 CCS 세그멘테이션 추출 처리 기능과 같은 .WAV 파일 지원.
이 5.17.0 버전의 새로운 기능 :
이 버전의 SystemVerilog 어설 (SVA)의 Verilog-AMS 준수와 확장 어설 기반 검증 (ABV) 기능을 포함한 향상된 주요 기능을 구현 진짜 소중한 모델링 (RVM)에 대한 wreal는 .ENDIF 조건문을 생성의 Verilog-HDL과의 Verilog-A 언어 준수하고 싶을 때는, .ELSIF, .ELSE와 개선 HSPICE 호환성을 증가, 회로 로딩, 몬테 카를로 가속 및 분석을 쓸어.
이 버전 5.16.2의 새로운 기능 :
이 버전은 느린 네트워크 디스크에 SPICE 라이브러리 파일 및 회로, 특히 중요 파일에 액세스하는 기능의 로딩을위한 상당한 속도 향상을 제공합니다.
사소한 개선 사항 및 수정의 숫자도 하였다.
이 버전 5.15.2의 새로운 기능 :
이 결함의 수를 수정하고 약간의 개선이 구현되었습니다.
이 버전 5.15.1의 새로운 기능 :
이 SMASH - 뷰어 :
향상된 기능 :
(- SMASH 5.15.0 DDIsa05778) 텍스트 편집기에서 항목 '을 모두 전개' '모든 배'과에 메뉴를 추가했습니다.
트레이스 추가 & quot; & quot에서 옵션을 추가; 아날로그 그래프 (- SMASH 5.15.0 DDIsa05953)의 부호 값으로 논리 경로를 추적 할 수 있도록 대화 상자를 표시합니다.
최근 회로 (- SMASH 5.15.0 DDIsa05981)를 제거 할 수 있도록 회로를 패널에 추가 오른쪽 클릭 메뉴 항목.
표시 할 메뉴 항목을 추가 / 이전 만 두 번 클릭하여 수행 할 수있는 왼쪽 하단 창을 숨기
스플리터 (DDIsa06032 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06034) 환경 설정 대화 상자와 회로 디렉토리 및 회로 콘 과학 환경 구성의 편집에 응용 프로그램 설치의 수출 구현됩니다.
회로 구체적인 C 형 후크 기능 (- SMASH 5.15.1 DDIsa06098)를 등록하는 회로의 Tcl 스크립트를 연결할 수있는 가능성을 구현했습니다.
A 파일 업데이트 시뮬레이터 제어의 향상된 처리는 제작이 손상되지 않은 원래 인터넷은 공간에 남아 있지 때 있도록
디스크 (DDIsa06209 - SMASH 5.15.1).
모디 Fi를 양이온 :
(- SMASH 5.15.0 DDIsa04663) 네거티브 시간의 규격을 허용하는 FFT 대화의 모디 파이 에드 처리.
모디 Fi를 에드 실행할 때 발행 수많은 Xlib의 오류 메시지를 제거하기 위해 리눅스에서 와인 빌드를 포함 스매쉬
(- SMASH 5.15.0 DDIsa05532) Cygwin에서 X 서버에 표시됩니다.
(- SMASH 5.15.0 DDIsa05790) HSPICE FL avor이 선택 될 때 25 DEGC 동일한 기본 온도를 구현.
운영 점 A 파일의 모디 파이 에드 생성하는 로직 관련 데이터는 기본적으로 출력이되지 않으며을 통해 활성화 할 수 있도록
응용 프로그램 환경 (DDIsa05154은 - 5.15.1을 SMASH).
(- SMASH 5.15.1 DDIsa06037) 모디 좋은 동일한 기본 값이 있어야합니다 지침 '.AC'와 '.NOISE'의 '영업 이익'매개 변수를 에드.
(- SMASH 5.15.1 DDIsa06193) 리눅스에서 매우 긴 경로 이름을 사용하여로드 Fi를 레를 허용 embeddedWinelib 수정.
버그 Fi를 싱 :
(- SMASH 5.15.0 DDIsa05525) 순서로 SMASH의 수정 와인 버전은 할당 된 메모리의 600 개 이상의 메가를 필요로하는 회로를로드 할 수 있습니다.
(- SMASH 5.15.1 DDIsa06096) 수정 추가 추적 대화 상자에서 내부 VHDL-AMS 수량의 표시.
경우 파형에 민감 안 '.trace입니다'지침의 수정 처리 'ONOISE'잡음 분석 중 (DDIsa06106 - SMASH 5.15.1).
오디오 파일 ... 명세서 및 첨부 된 청구의 범위에서 quot에서 레 파이 오디오의 수출 수정; (- SMASH 5.15.1 DDIsa06117) 오류 메시지와 함께 중단 된 대화 상자를 표시합니다.
.FFT 결과 A 파일 (- SMASH 5.15.1 DDIsa06192)에서 일반 창에서 수행 할 때 SNR 및 THD 계산을 수정.
(- SMASH 5.15.1 DDIsa06240) 그들은 대신 -300dB의 -400dB에 고정되도록 일반 창에서 .fft.amf *에서 FFT 파형의 처리를 수정.
(- SMASH 5.15.1 DDIsa06242) SMASH 빈 변경 항목의 존재에 충돌이 발생할 수 업데이트 확인의 수정 처리.
로직 시뮬레이션 비활성화되었습니다 수정 파형 중첩 (DDIsa06258 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06264) 테라의 값의 표시를 수정.
SMASH - 배치 :
향상된 기능 :
회로 구체적인 C 형 후크 기능 (- SMASH 5.15.1 DDIsa06098)를 등록하는 회로의 Tcl 스크립트를 연결할 수있는 가능성을 구현했습니다.
모디 Fi를 양이온
(- SMASH 5.15.1 DDIsa06193) 리눅스에서 매우 긴 경로 이름을 사용하여로드 Fi를 레를 허용 embeddedWinelib 수정.
버그 Fi를 싱 :
(- SMASH 5.15.0 DDIsa05525) 순서로 SMASH의 수정 와인 버전은 할당 된 메모리의 600 개 이상의 메가를 필요로하는 회로를로드 할 수 있습니다.
SMASH - 커널
향상된 기능 :
HSPICE와의 호환성에 대한 지침의 구현 지원 '.OPTION TNOM = 발'(DDIsa05531 - SMASH 5.15.0).
사내 이진 시뮬레이션 모델 (BSM) 기술 (- SMASH 5.15.0 DDIsa05602)를 사용하여 C-논리 모델의 구현 취급.
세미콜론의 지원을 구현 ';' (- SMASH 5.15.0 DDIsa05769) PSPICE FL avor에 대한 인라인 주석 문자로.
(- SMASH 5.15.0 DDIsa05774) FFT가 사용 DC 추출을 향상시켰다.
(- SMASH 5.15.0 DDIsa05790) HSPICE FL avor이 선택 될 때 25 DEGC 동일한 기본 온도를 구현.
FL attened SPICE 넷리스트 (- SMASH 5.15.0 DDIsa05791)의 로딩을 가속.
추가 & quot; LANG = & quot; 순서대로 .LIB 지시어 옵션은 하드웨어 기술 언어 (- SMASH 5.15.0 DDIsa05895)를 지정 할 수 있습니다.
2010년 9월 30일 페이지 10 / 23SMASH 5.15.1, 스크루지 2.4.1 및 SHAKER 5.15.1의 새로운 기능
(- SMASH 5.15.1 DDIsa01619) 구문 분석을 가속화하고 A 파일과 줄 번호를 포함하여 더 나은 오류보고를 제공하기 위해 향상된 SPICE 구문 분석을 구현했습니다.
(- SMASH 5.15.1 DDIsa03199) 운영 점과 과도 해석 동안 비 과학 유한 한 비수 (NaN) 값의 검출을 개선하여 일부 PSPICE 모델의 융합을 개선.
HSPICE 호환성을 위해 서브 회로에서 .INCLUDE 지침의 구현 SPICE 구문 분석 (DDIsa04326 - SMASH 5.15.1).
HSPICE 호환성을 위해 서브 회로에서 .LIB 지침의 구현 SPICE 구문 분석 (DDIsa05538 - SMASH 5.15.1).
당 회로 콘 과학 환경 구성 환경의 구현 취급 (DDIsa06035 - SMASH 5.15.1).
회로 구체적인 C 형 후크 기능 (- SMASH 5.15.1 DDIsa06098)를 등록하는 회로의 Tcl 스크립트를 연결할 수있는 가능성을 구현했습니다.
시뮬레이터 제어 A 파일의 처리 개선 업데이트되도록 제작 디스크에 남아있는 공간이 없을 때 손상되지 않은 원래의 파이 (DDIsa06209 - SMASH 5.15.1).
모디 Fi를 양이온 :
파형 데이터가 바이너리 개 파일에 기록 할 수없는 경우 아날로그 시뮬레이션의 모디 파이 에드 취급에 대한 시뮬레이션을 중지
예를 사용할 경우없는 디스크 공간 (DDIsa05907 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa05980) 파워 업은 컨버전스 방법은 동작 점 분석에서 실패 경고 메시지에 오류 메시지가 변경됨.
검색 옵션 (- SMASH 5.15.0 DDIsa06011)를 사용할 때 모디 좋은 SPICE 키트의 제한 에드.
운영 점 Fi를 제작하는 로직 관련 데이터는 기본적으로 출력이되지 않으며 응용 프로그램 환경 (- SMASH 5.15.1 DDIsa05154)을 통해 활성화 될 수 있도록의 모디 파이 에드 생성.
불필요한 인터페이스 장치 (- SMASH 5.15.1 DDIsa05442)을 작성하지 SPICE 서브 회로를 연결하는 Verilog와 회로 계층의 로직 신호의 모디 파이 에드 처리.
(- SMASH 5.15.1 DDIsa06037) 모디 좋은 동일한 기본 값이 있어야합니다 지침 '.AC'와 '.NOISE'의 '영업 이익'매개 변수를 에드.
의 Verilog 소스 코드를 사용할 수없는 경우 컴파일 논리 설명의 모디 파이 에드 처리는 레 Fi를 중간 BSM은 (DDIsa06186 - SMASH 5.15.1)을로드 할 수 있도록.
(- SMASH 5.15.1 DDIsa06193) 리눅스에서 매우 긴 경로 이름을 사용하여로드 Fi를 레를 허용 embeddedWinelib 수정.
(- SMASH 5.15.1 DDIsa06281) 여러 차단의 최적화 된 처리는 동일한 델타 사이클의 신호에 할당합니다.
버그 Fi를 싱 :
의 Verilog 정수 매개 변수 (- SMASH 5.15.0 DDIsa03293)에 향신료 실제 매개 변수를 전달할 때의 Verilog 인스턴스에 향신료의 관리가 수정되었습니다.
(- SMASH 5.15.0 DDIsa05921) SPICE 장치가 직접의 Verilog-A에서 인스턴스화 할 때 아날로그 전력의 계산을 수정.
ALL 정보 & quot; A 파일 디바이스 정보 선택기를 0으로 설정한다 출력 동작 점을 수정; (DDIsa05923은 - 5.15.0을 SMASH).
시뮬레이터 제어 Fi를 르 (- 5.15.0을 SMASH DDIsa05946)에 .PRINT과 .PRINTALL 지침에 회로를 닫을 때 발생 메모리 누수가 수정되었습니다.
시뮬레이션들이 여러 번 실행할 때 VEC A 파일의 끝에 데이터를 추가하고 수정 VEC_WRITE (DDIsa06007 - SMASH를 5.15.0).
시뮬레이터 제어 Fi를 르 (- SMASH 5.15.0 DDIsa06008)에 .MEASURE의 지침에 회로를 닫을 때 발생 메모리 누수가 수정되었습니다.
.LIB 지시문 SMASH가 동결 될 수 있습니다 구문 분석 오류를 생성 할 때 메모리 해제 오류를 수정 (DDIsa06017 - SMASH 5.15.0).
VHDL-AMS 설명 (- SMASH 5.15.0 DDIsa06021)와 회로의 동작 점 분석 중에 발생할 수있는 충돌을 수정.
(- SMASH 5.15.0 DDIsa06022) 잘못 VOH와 VOL 값이 VIH 및 VIL 값과 일치하지 않습니다 아날로그 템플릿 수정 VEC_READ 통해 검증 Fi를 양이온.
운영 포인트 분석 중에 잘못 될 수 라플라스 모델 기능의 수정 초기화 (DDIsa06026 - SMASH 5.15.0).
매트릭스에 항목을 작성 융합 문제 (- SMASH 5.15.1 DDIsa05229)을 발생의 Verilog-A의 설명에 사용되지 않는 그물의 처리를 수정.
성질 자동 매개 변수의 수정 처리 스윕 분석 (DDIsa05368 - SMASH 5.15.1)를 실행.
(- SMASH 5.15.1 DDIsa05969) '의 X'값이 증가하는 순서로 네드 드 Fi를하지 않았다 때 추락 테이블 함수의 수정 처리.
(- SMASH 5.15.1 DDIsa06027) DIF 과학 난점이 차 운영 점을 Fi를하도록 만들 수의 Verilog-A 라플라스 연산자를 수정.
(- SMASH 5.15.1 DDIsa06030) 레의 Verilog 파이의 수정 의존성 처리는 '의존성 관리에 의해 무시 된 지시문을 포함에 포함.
더 이상 인터페이스 모듈 (DDIsa06052 -SMASH 5.15.1)을 생성하지 않은 아날로그 포트에 논리 신호의 수정 연결.
파형 Fi를 레 소 신호에 Correctedmeasurements 및 추가 별명 formeasure 지시 Fi를 제작 매개 변수 (DDIsa06065 - SMASH 5.15.1).
회로 (- SMASH 5.15.1 DDIsa06080)를 재로드 한 후 압축을하지 않은 .JITTER 지침의 수정 처리.
(- SMASH 5.15.1 DDIsa06097)의 Verilog-A 아날로그 신호의 초기화 과정에서 발생할 수있는 충돌을 수정.
operatingpoint 또는 과도 분석 과학 RST (- SMASH 5.15.1 DDIsa06103)를 실행할 때 소 신호 분석을 위해 업데이트되지 않은 VHDL-AMS DOMAIN 신호의 수정 처리.
경우 파형에 민감 안 '.trace입니다'지침의 수정 처리 'ONOISE'잡음 분석 중 (DDIsa06106 - SMASH 5.15.1).
특징 :
(- SMASH 5.15.1 DDIsa06108를) VCD Fi를 레의 기억을 추적했을 때 잘못 될 수있는 생성 수정되었습니다.
배치 모드에서 여러 개의 운영 점 분석을 실행하고 출력을 리디렉션 할 때 발생한 충돌을 수정
A 파일 (DDIsa06161 - SMASH 5.15.1).
.FFT 결과의 수정 절약 Fi를 제작 할 때 & quot;에서는 평균치 (- SMASH 5.15.1 DDIsa06171)를 사용할 수 있습니다.
.FFT 결과 A 파일 (- SMASH 5.15.1 DDIsa06192)에서 일반 창에서 수행 할 때 SNR 및 THD 계산을 수정.
몬테 카를로 분석 (- SMASH 5.15.1 DDIsa06211)를 실행할 때 하나가 인덱스 off로 저장 한 수정 생성 ICD A 파일 이름.
스윕을 실행 몬테 카를로 (- SMASH 5.15.1을 DDIsa06234) 분석 할 때 예기치 않은 DC 측정의 수정 디스플레이는 A 파일 오류 메시지가 발생합니다.
지침 (- SMASH 5.15.1 DDIsa06235) 내부의 '$'문자로 시작하는 인라인 주석의 수정 처리.
(- SMASH 5.15.1 DDIsa06245) 성질이 매개 변수 및 .TEMP 지침 사이의 의존성의 수정 처리.
여러 하위 회로 (- SMASH 5.15.1 DDIsa06248)를 인스턴스화 할 때 실패 할 수 있습니다 로직 설명에서 수정 SPICE 부회로 인스턴스화.
로직 시뮬레이션 비활성화되었습니다 수정 파형 중첩 (DDIsa06258 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06264) 테라의 값의 표시를 수정.
(- SMASH 5.15.1 DDIsa06276) 충돌의 원인이 된 몇 가지 구체적인 C를 주조 라이브러리 Fi를 레에있는 원형의 라이브러리 의존성과 회로 넷리스트의 수정 처리.
SMASH - SPICE :
향상된 기능 :
HSPICE와의 호환성에 대한 지침의 구현 지원 '.OPTION TNOM = 발'(DDIsa05531 - SMASH 5.15.0).
세미콜론의 지원을 구현 ';' (- SMASH 5.15.0 DDIsa05769) PSPICE FL avor에 대한 인라인 주석 문자로.
(- SMASH 5.15.0 DDIsa05774) FFT가 사용 DC 추출을 향상시켰다.
FL attened SPICE 넷리스트 (- SMASH 5.15.0 DDIsa05791)의 로딩을 가속.
통합 SPICE 장치 모델 PSP 버전 103.1 (DDIsa05936 - SMASH 5.15.0).
(- SMASH 5.15.1 DDIsa01619) 구문 분석을 가속화하고 A 파일과 줄 번호를 포함하여 더 나은 오류보고를 제공하기 위해 향상된 SPICE 구문 분석을 구현했습니다.
(- SMASH 5.15.1 DDIsa03199) 운영 점과 과도 해석 동안 비 과학 유한 한 비수 (NaN) 값의 검출을 개선하여 일부 PSPICE 모델의 융합을 개선.
HSPICE 호환성을 위해 서브 회로에서 .INCLUDE 지침의 구현 SPICE 구문 분석 (DDIsa04326 - SMASH 5.15.1).
HSPICE 호환성을 위해 서브 회로에서 .LIB 지침의 구현 SPICE 구문 분석 (DDIsa05538 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06152)의 Verilog-AMS Fi를 레 constants.vams과 disciplines.vams가 가질 수있는 다른 이름에 대한 구현을 지원합니다.
모디 Fi를 양이온 :
파형 데이터가 바이너리 개 파일에 기록 할 수없는 경우 아날로그 시뮬레이션의 모디 파이 에드 취급에 대한 시뮬레이션을 중지
예를 사용할 경우없는 디스크 공간 (DDIsa05907 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa05980) 파워 업은 컨버전스 방법은 동작 점 분석에서 실패 경고 메시지에 오류 메시지가 변경됨.
불필요한 인터페이스 장치 (- SMASH 5.15.1 DDIsa05442)을 작성하지 SPICE 서브 회로를 연결하는 Verilog와 회로 계층의 로직 신호의 모디 파이 에드 처리.
(- SMASH 5.15.1 DDIsa06037) 모디 좋은 동일한 기본 값이 있어야합니다 지침 '.AC'와 '.NOISE'의 '영업 이익'매개 변수를 에드.
(- SMASH 5.15.1 DDIsa06221) 과도 잡음이 파워 업 분석에서 계산되지 않도록하는 것이 노이즈 소스의 모디 파이 에드 처리.
버그 Fi를 싱 :
의 Verilog 정수 매개 변수 (- SMASH 5.15.0 DDIsa03293)에 향신료 실제 매개 변수를 전달할 때의 Verilog 인스턴스에 향신료의 관리가 수정되었습니다.
(- SMASH 5.15.0 DDIsa05921) SPICE 장치가 직접의 Verilog-A에서 인스턴스화 할 때 아날로그 전력의 계산을 수정.
ALL 정보 & quot; A 파일 디바이스 정보 선택기를 0으로 설정한다 출력 동작 점을 수정; (DDIsa05923은 - 5.15.0을 SMASH).
시뮬레이터 제어 Fi를 르 (- 5.15.0을 SMASH DDIsa05946)에 .PRINT과 .PRINTALL 지침에 회로를 닫을 때 발생 메모리 누수가 수정되었습니다.
성질 자동 매개 변수의 수정 처리 스윕 분석 (DDIsa05368 - SMASH 5.15.1)를 실행.
(- SMASH 5.15.1 DDIsa05969) '의 X'값이 증가하는 순서로 네드 드 Fi를하지 않았다 때 추락 테이블 함수의 수정 처리.
파형 Fi를 레 소 신호에 Correctedmeasurements 및 추가 별명 formeasure 지시 Fi를 제작 매개 변수 (DDIsa06065 - SMASH 5.15.1).
회로 (- SMASH 5.15.1 DDIsa06080)를 재로드 한 후 압축을하지 않은 .JITTER 지침의 수정 처리.
매개 변수 엑스 스케일과 YSCALE에 대한 VNOISE 소스의 구문 분석을 수정 및 설명서 업데이트 (DDIsa06090 - SMASH 5.15.1 참조).
경우 파형에 민감 안 '.trace입니다'지침의 수정 처리 'ONOISE'잡음 분석 중 (DDIsa06106 - SMASH 5.15.1).
2010년 9월 30일 페이지 14 / 23SMASH 5.15.1, 스크루지 2.4.1 및 SHAKER 5.15.1의 새로운 기능
켈빈 대신 섭씨 읽은 바이폴라 모델 파라미터 TREF의 수정 구문 분석 (DDIsa06137 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06161) 배치 모드에서 여러 개의 운영 점 분석을 실행하고 A 파일에 출력을 리디렉션 할 때 발생한 충돌 수정.
.FFT 결과의 수정 절약 Fi를 제작 할 때 & quot;에서는 평균치 (- SMASH 5.15.1 DDIsa06171)를 사용할 수 있습니다.
.FFT 결과 A 파일 (- SMASH 5.15.1 DDIsa06192)에서 일반 창에서 수행 할 때 SNR 및 THD 계산을 수정.
몬테 카를로 분석 (- SMASH 5.15.1 DDIsa06211)를 실행할 때 하나가 인덱스 off로 저장 한 수정 생성 ICD A 파일 이름.
스윕을 실행 몬테 카를로 (- SMASH 5.15.1을 DDIsa06234) 분석 할 때 예기치 않은 DC 측정의 수정 디스플레이는 A 파일 오류 메시지가 발생합니다.
지침 (- SMASH 5.15.1 DDIsa06235) 내부의 '$'문자로 시작하는 인라인 주석의 수정 처리.
(- SMASH 5.15.1 DDIsa06245) 성질이 매개 변수 및 .TEMP 지침 사이의 의존성의 수정 처리.
라플라스 모델의 다항식 설명 (- SMASH 5.15.1 DDIsa06255)에 대한 UNIT = HERTZ 매개 변수의 수정 처리.
(- SMASH 5.15.1 DDIsa06276) 충돌의 원인이 된 몇 가지 구체적인 C를 주조 라이브러리 Fi를 레에있는 원형의 라이브러리 의존성과 회로 넷리스트의 수정 처리.
SMASH -의 Verilog 및 Verilog를-AMS :
향상된 기능 :
범위 구체적인 양이온과의 Verilog-2001 매개 변수 선언의 구현 지원 (DDIsa00671 - SMASH 5.15.0).
Verilog를 & quot의 구현 관리, $ dist_ & quot; 확률 분포 (- SMASH 5.15.0 DDIsa01729)에 대한 시스템 기능.
의 Verilog 작업이 가능하고 구현 의미 통해 검증 Fi를 양이온 인수 (DDIsa01769 - SMASH 5.15.0)에 전달 된 값.
의 Verilog 작업이 가능하고 구현 의미 통해 검증 Fi를 양이온 인수 (DDIsa01872 - SMASH 5.15.0)에 전달 된 값.
Verilog와 사용자 작업과 기능 (- SMASH 5.15.0 DDIsa02157)의 인수로 정수, 실수, 실시간 및 시간 표현 유형의 구현 사용.
항상 & quot; 과학 귀염둥이에서의 추가 정적 및 동적 감지의 Verilog & quot에서 루프; 및 quot; 영원히 & quot; 만 비 블로킹 할당 문 (- SMASH 5.15.0 DDIsa02772)를 포함하는 문.
(- SMASH 5.15.0 DDIsa02799)의 Verilog $ 표시 시스템 작업에 % d의 형식과 실제 타입의 값을 사용하는 경우 경고 메시지의 발급을 구현했습니다.
ANSI 스타일의 Verilog-2001 모듈 포트 선언의 구현 지원 (DDIsa03035 - SMASH 5.15.0).
의 Verilog-A 라플라스 아날로그 연산자의 구현 지원 (DDIsa03060 - SMASH 5.15.0).
Verilog와 신호 선언에 힘 구체적인 양이온의 구현 관리 (DDIsa03179 - SMASH 5.15.0).
블록 문에서의 Verilog 변수 선언의 구현 관리 (DDIsa03243 - SMASH 5.15.0).
선언되지 않은 사용자 기능 (- SMASH 5.15.0 DDIsa03300)을 가능하게 할 때 오류 메시지를 구문 분석의 Verilog를 개선.
의 Verilog-2001 & quot의 구현 지원, localparam & quot; 선언 (DDIsa03302 - SMASH 5.15.0).
순차 및 병렬 블록 문 (- SMASH 5.15.0 DDIsa03358)에서 Verilog와 변수 선언의 구현 관리.
Verilog와 UDP가 사기꾼이 포함 된 경우 경고 메시지가 발행 구현 FL icting 테이블 항목 (DDIsa03473 - SMASH 5.15.0).
Verilog와의 구현 처리라는 이름의 블록 문 (DDIsa03649 - SMASH 5.15.0)에 내 지연과 (비) 차단 할당.
선언하고 몇 가지의 Verilog 사용자 작업 (- SMASH 5.15.0 DDIsa03780)를 사용할 때 컴파일 실행을 개선.
@ * & quot;의 Verilog-2001 & quot의 구현 지원, 문 (DDIsa03845 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa03872)의 Verilog 작업이나 함수 인수에 전달되는 상수 값과 연결 식의 구현 관리.
@ (이벤트 식) & quot;의 Verilog & quot의 구현 지원, 표현식은 연산자 (- SMASH 5.15.0 DDIsa04093)를 포함하는 경우.
Verilog를 & quot의 구현 취급; '척도 & quot; 와 & quot 지시, 10 초 & quot; 및 quot; 100 단위 & quot; 단위 (DDIsa04112 - SMASH 5.15.0).
컴파일 및 Verilog와 모델 (- SMASH 5.15.0 DDIsa04173)을 정교화 할 때 발행 향상된 오류 메시지.
영원히 & quot; 과학 귀염둥이에서의 구현 정적 및 동적 감지의 Verilog & quot에서 루프; 문 (DDIsa04253 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa04689) 연결이 스칼라 신호 게이트 어레이의 구현 Verilog를 인스턴스화.
Verilog와 2001 도로를 포장하기 위해 내장의 Verilog 파서를 업그레이드,의 Verilog-AMS 2.3 및 SystemVerilog를 (DDIsa04784 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa04799)의 Verilog 연속 할당 문에서 지연 값의 변화를 시뮬레이션하는 동안 처리를 구현했습니다.
Verilog를 & quot에 비트 선택과 부품 선택의 구현 지원, 정수 & quot; 좌측면 발현 상황에서 변수 (DDIsa04853 - SMASH 5.15.0).
비트 선택과 Verilog를 & quot에 파트 선택의 구현 지원, 시간 & quot; 좌측면 발현 상황에서 변수 (DDIsa04854 - SMASH 5.15.0).
와 & quot의 Verilog 포트 선언의 구현 지원, tri0 & quot; 또는 'tri1 & quot; 그물 유형 (DDIsa04979 - SMASH 5.15.0).
의 Verilog 함수의 인자 (- SMASH 5.15.0 DDIsa05053)에 전달 표현식 다르지만 호환 가능한 데이터 유형의 처리를 구현했습니다.
(- SMASH 5.15.0 DDIsa05640) 연결 불일치가 정교 중에 발생할 때의 Verilog 오류 메시지를 향상.
함수 명령문 (- SMASH 5.15.0 DDIsa05743) 등의 Verilog $ 정지와 $ Fi를 표면 가공 시스템 작업의 구현 취급.
특징 :
Verilog와의 구현 취급 출력 포트 (- SMASH 5.15.0 DDIsa05748)에 실제 연결과 같은 파트 선택 신호.
Verilog를 & quot에 처리 구현 SDF 주석; $ setuphold & quot; 음 & quot와; 설정 & quot; 또는 '개최 & quot; 값 (DDIsa05947 - SMASH 5.15.0).
여러 아날로그 블록 (- SMASH 5.15.0 DDIsa05984)의 Verilog를-A에서 처리 구현.
(- SMASH 5.15.0 DDIsa05997) 연속 할당 문의 좌측면으로의 Verilog 전기 포트를 사용하는 경우 오류 메시지가 발행 구현.
(- SMASH 5.15.1 DDIsa03766)의 Verilog 레지스터 선언에 '서명'키워드의 지원을 구현했습니다.
압축 (gzip을)를 사용하여 Verilog를 지연 주석 SDF 개 파일에 대한 구현 지원 (DDIsa05504 - SMASH 5.15.1).
거부 제한과 Verilog를 PATHPULSE $ 매개 변수의 구현 지원 (DDIsa06094 - SMASH 5.15.1).
의 Verilog-AMS 아날로그 설명 (- SMASH 5.15.1 DDIsa06200)에 대한 멀티 스레딩의 향상된 처리.
모디 Fi를 양이온 :
(- SMASH 5.15.0 DDIsa01718) 진수, 진수 16 진수 리터럴의 Verilog 매개 변수 값에 32 비트로 제한을 제거.
32 비트로 제한 된 시간 값의 모디 Fi를 에드의 Verilog 디스플레이는 이제 64 비트 값 (- SMASH 5.15.0 DDIsa02841)를 할 수 있습니다.
모디 Fi를 에드의 Verilog 작업 portsmanagement가에 대한 Verilog와 작업 변수처럼 행동하는 & quot; 자동 & quot; 스타일 (DDIsa03960 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa04122) 이전에 컴파일하는 데 실패 매개 변수 선언의 큰 (예 : 2000) 번호의 Verilog 모델의 모디 파이 에드 컴파일 처리.
에 문 큰 (예 : 200000)에 번호의 Verilog 모델의 모디 파이 에드 컴파일 처리 & quot; 초기 & quot; 또는 '항상 & quot;
이전에 컴파일하는 데 실패 블록 (DDIsa04525은 - 5.15.0을 SMASH).
의 Verilog 모델 라이브러리의 모디 파이 에드 처리되도록 다른 모델 (DDIsa05604 - SMASH 5.15.0)를 사용하여 방지하지 유효하지 않거나 아직 지원되지 모델.
오류가 발생하는 소스 코드의 위치가 클릭 가능한 링크 (- SMASH 5.15.0 DDIsa05944)으로 표시 할 수 있도록 된 모디 파이는 메시지의 Verilog 에드.
운영 점 Fi를 제작하는 로직 관련 데이터는 기본적으로 출력이되지 않으며 응용 프로그램 환경 (- SMASH 5.15.1 DDIsa05154)을 통해 활성화 될 수 있도록의 모디 파이 에드 생성.
불필요한 인터페이스 장치 (- SMASH 5.15.1 DDIsa05442)을 작성하지 SPICE 서브 회로를 연결하는 Verilog와 회로 계층의 로직 신호의 모디 파이 에드 처리.
그들은 매개 변수 (- SMASH 5.15.1 DDIsa06029)의 값으로 제한되지 않도록 Verilog를 mintypmax 표현의 사용을 확장.
(- SMASH 5.15.1 DDIsa06040) 같은 이름을 가진 여러 변수의 Verilog / 와이어를 선언 할 때 A 파일을보고 발행 오류 메시지에 추가 누락 된 소스 링크.
페이지 23분의 17 년 9 월 30 일 2010New는 SMASH 5.15.1, 스크루지 2.4.1 및 SHAKER 5.15.1 특징
(- SMASH 5.15.1 DDIsa06050)이 척도가 모듈로 사용하는 경우에만 실행되도록 기본의 Verilog 척도의 사용에 관한 경고의 모디 파이 에드 처리.
의 Verilog 소스 코드를 사용할 수없는 경우 컴파일 논리 설명의 모디 파이 에드 처리는 레 Fi를 중간 BSM은 (DDIsa06186 - SMASH 5.15.1)을로드 할 수 있도록.
지원 알 수없는 시스템 기능, 지원되지 않습니다 시스템 기능의 경우에는 Verilog와 오류 메시지를 개선하지 호출 스타일 (DDIsa06188 - SMASH 5.15.1).
(- SMASH 5.15.1 DDIsa06281) 여러 차단의 최적화 된 처리는 동일한 델타 사이클의 신호에 할당합니다.
버그 Fi를 싱 :
(- SMASH 5.15.0 DDIsa02987)의 Verilog scalarmodule 입력 선언이 벡터 선으로 다시 선언 할 때 발생한 충돌 수정.
수학 연산 유형 (- SMASH 5.15.0 DDIsa03019)의 Verilog를-A의 검사가 수정되었습니다.
(- SMASH 5.15.0 DDIsa03068)의 Verilog 신호 전달 선언의 수정 처리.
매개 변수 범위 구체적인 양이온 (- SMASH 5.15.0 DDIsa03251) 내부 인터넷에서 유한 한 값의 Verilog-A의 수정을 지원합니다.
의 Verilog 정수 매개 변수 (- SMASH 5.15.0 DDIsa03293)에 향신료 실제 매개 변수를 전달할 때의 Verilog 인스턴스에 향신료의 관리가 수정되었습니다.
이전에 컴파일하는 데 실패 Verilog와 상수 값 2147483648의 수정 처리 (DDIsa03746 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa03931) 때문에의 Verilog 모델의 캐치되지 않는 예외에 발생할 수있는 충돌을 수정.
(- SMASH 5.15.0 DDIsa03963)의 Verilog 작업 출력 인수가 하위 작업을 가능하게 전달 될 때 컴파일 오류가 수정되었습니다.
Verilog와 로직을 포함하는 표현과 실제 인수 (- SMASH 5.15.0 DDIsa05199)와 범위 분석의 수정 처리.
상수가 제로의 Verilog 복제 식의 수정 평가 (DDIsa05227 - SMASH 5.15.0).
(- SMASH 5.15.0 DDIsa05232)의 Verilog 변수의 앞으로 선언의 수정 처리.
(- SMASH 5.15.0 DDIsa05431) 아날로그 기능에 입력 배열을 사용할 때의 Verilog-A에서 발생한 충돌 수정.
의 Verilog 포트 범위 (- SMASH 5.15.0 DDIsa05520)에 대한 음의 값의 수정 처리.
(- SMASH 5.15.0 DDIsa05921) SPICE 장치가 직접의 Verilog-A에서 인스턴스화 할 때 아날로그 전력의 계산을 수정.
값이 대신 둥근의 잘린 VHDL 정수 제네릭에 Verilog와 실제 매개 변수의 수정 할당 (DDIsa05948 - 5.15.0을 SMASH).
(- SMASH 5.15.0 DDIsa05949을)가 입력 강도가 더 수준 에지가 발생하지 않는 경우에도 변경 전파 있도록 Verilog와 MOS의 수정 동작이 전환됩니다.
특징 :
$ 홀드 & quot;의 Verilog & quot의 수정 행동; 및 quot; $ 복구 & quot; (- SMASH 5.15.0 DDIsa05993) 시뮬레이션 초기화에서 잘못된 위반 사항을보고 할 수 있습니다 타이밍 체크 기능.
(- SMASH 5.15.0 DDIsa06009) LRM에 설명 된대로로드되지 않은 SPICE 프리미티브 isine과 vsine의 이름을 수정.
운영 포인트 분석 중에 잘못 될 수 라플라스 모델 기능의 수정 초기화 (DDIsa06026 - SMASH 5.15.0).
(- SMASH 5.15.1 DDIsa04932) 단일 델타 사이클에서 여러 번 할당의 Verilog 변수에 대한 민감도의 트리거가 수정되었습니다.
매트릭스에 항목을 작성 융합 문제 (- SMASH 5.15.1 DDIsa05229)을 발생의 Verilog-A의 설명에 사용되지 않는 그물의 처리를 수정.
(- SMASH 5.15.1 DDIsa06027) DIF 과학 난점이 차 운영 점을 Fi를하도록 만들 수의 Verilog-A 라플라스 연산자를 수정.
(- SMASH 5.15.1 DDIsa06030) 레의 Verilog 파이의 수정 의존성 처리는 '의존성 관리에 의해 무시 된 지시문을 포함에 포함.
(- SMASH 5.15.1 DDIsa06033) 적재 및 SMASH의 단일 인스턴스에서 다수의 Verilog와 회로를 실행할 때 발생할 수있는 충돌을 수정.
(- SMASH 5.15.1 DDIsa06042)의 Verilog-A 아날로그 변수를 초기화 할 때 발생할 수있는 충돌을 수정.
더 이상 인터페이스 모듈 (- SMASH 5.15.1 DDIsa06052)을 생성하지 않은 아날로그 포트에 논리 신호의 수정 연결.
(- SMASH 5.15.1 DDIsa06097)의 Verilog-A 아날로그 신호의 초기화 과정에서 발생할 수있는 충돌을 수정.
(- SMASH 5.15.1 DDIsa06101) 0 복제 상수 값을 리터럴에의 Verilog 복제에 대해 발생한 충돌 수정.
회로의 부하가 장애를 일으킬 수 있습니다 복제 상수에 사용되는 매개 변수 (- SMASH 5.15.1 DDIsa06102)의 수정 처리.
(- SMASH 5.15.1 DDIsa06108를) VCD Fi를 레의 기억을 추적했을 때 잘못 될 수있는 생성 수정되었습니다.
이전 compiledmodels (- SMASH 5.15.1 DDIsa06109)를 사용할 때 무시 하였다 Verilogmodule로 상황의 수정 처리.
Verilog와 아날로그 블록 내부 로직 어레이 변수 (- SMASH 5.15.1 DDIsa06111)에 수정 액세스 할 수 있습니다.
aminimumtime 단계 (- SMASH 5.15.1 DDIsa06115)를 일으키는 원인이 된 알 수없는 도메인과의 Verilog-A 변수의 처리가 수정되었습니다.
(- SMASH 5.15.1 DDIsa06119) 포트에 아날로그 실제 변수를 연결할 때 발생 충돌 수정.
$에 사용되는 정수의 수정 처리 오류 (- SMASH 5.15.1 DDIsa06122)을 제기했다 Verilog를 변환 기능을 realtobits.
(- SMASH 5.15.1 DDIsa06160)를 몇 %의 t 형식 시험편 과학 ERS를 사용할 때 잘못된 문자열을 출력하여 제품을 한 $ 디스플레이의 Verilog 시스템 작업의 수정 처리.
아날로그 식 (- SMASH 5.15.1 DDIsa06164)에 사용 Verilog와 크기의 리터 (1'b0)에 대한 수정 코드 생성.
범위를 벗어날 비트 선택 (- SMASH 5.15.1 DDIsa06166)과의 Verilog 비 차단 배정에서 발생한 충돌 수정.
(- SMASH 5.15.1 DDIsa06173)의 Verilog $ sdf_annotate 시스템 작업의 수정 처리 계층 이름을 두 번째 인수 허용됩니다 그래서 호출합니다.
개선 :
특징 :
특징 :
댓글을 찾을 수 없습니다